Intel Arrow Lake-S – premiera procesorów nowej generacji

Firma Intel oficjalnie zaprezentowała procesory Arrow Lake-S. Jest to 15 generacja architektury Core, wykorzystująca hybrydową budowę rdzenia. Na płytce znajduje się pięć rodzajów kafelków, które są połączone ze sobą przy użyciu metody Foveros 3D: Compute Tile, GPU Tile, SoC Tile, I/O Tile oraz Filler Tile. Na początek zaprezentowano 5 modeli, od Core Ultra 9, przez Core Ultra 7 do Core Ultra 5. W późniejszym etapie ma się pojawić więcej jednostek w poszczególnych segmentach.

W sprzedaży będzie można zakupić nowe jednostki już 24 października 2024 roku. Ceny zobaczycie w tabelce poniżej.

Specyfikacja procesorów Core Ultra 2-generacji

Na początek producent wprowadzi do sprzedaży (24 października) pięć układów: Intel Core Ultra 9 285K, Core Ultra 7 265K, Core Ultra 7 265KF, Core Ultra 5 245K oraz Core Ultra 5 245KF. Jak widzimy jest to całkowicie nowe nazewnictwo w porównaniu do architektury Raptor Lake-S Refresh. I jest to powiązane z architekturą Meteor Lake, która zagościła jako pierwsza w jednostkach mobilnych.

Core Ultra 9 285K

Core Ultra 9 285K wykorzystuje pełną konfigurację rdzeni 8P+16E. Oznacza to 8 wydajnych rdzeni Lion Cove, 16 wydajnych rdzeni „Skymont” oraz pełne 36 MB pamięci podręcznej L3.

Rdzenie E charakteryzują się bazową częstotliwością 3,20 GHz, która może zostać zwiększona do 4,60 GHz.

Rdzenie P mają częstotliwość bazową 3,70 GHz, częstotliwość Turbo Boost 5,50 GHz, częstotliwość Turbo Boost Max 3.0 5,60 GHz (rozłożoną na maksymalnie cztery rdzenie) oraz częstotliwość Thermal Velocity Boost (TVB) 5,70 GHz (do dwóch rdzeni, zakładając zapas temperatury).

Core Ultra 7 265K i Core Ultra 7 265KF

Core Ultra 7 265K i Core Ultra 7 265KF są wyposażone w konfigurację 8P + 12E, podobnie jak jego poprzednik, Core i7-14700K. Co ciekawe, współdzielony rozmiar pamięci podręcznej L3 został zmniejszony z 33 MB do 30 MB.

Bazowa częstotliwość rdzenia E wynosi 3,30 GHz i częstotliwość Turbo Boost 4,60 GHz, Bazową częstotliwość rdzenia P wynosi 3,90 GHz, częstotliwość Turbo Boost 5,40 GHz i częstotliwość Turbo Boost Max 3.0 5,50 GHz. W tym segmencie nie ma TVB (Thermal Velocity Boost).

Core Ultra 5 245K oraz Core Ultra 5 245KF

Core Ultra 5 245K oraz Core Ultra 5 265KF zachowują konfigurację rdzeni 6P+8E z dwóch poprzednich generacji. Dzielą także 24 MB pamięci podręcznej L3 pomiędzy rdzenie.

Częstotliwość bazowa rdzenia E wynosi 3,60 GHz, częstotliwość Turbo Boost rdzenia E to 4,60 GHz.

Częstotliwość bazowa rdzenia P jest na poziomie 4,20 GHz, i wzrasta do 5,20 GHz w trybie Turbo Boost. Nie ma Turbo Boost Max 3.0 ani TVB.

Wszystkie procesory ze zintegrowaną kartą graficzną, iGPU nosi oznaczenie Intel Graphics i bazuje na architekturze Xe-LPG. Jest to ta sama jednostka, co w procesorach Meteor Lake. Na pokładzie znajdziemy 4 bloki Xe z 64 Vector (512 SP), które współdzielą 4 MB pamięci podręcznej L2.

Nowe układy graficzne wspierają technologie XeSS, AI oraz DirectX 12 Ultimate. Producent podaje, że wydajność iGPU jest dwa razy większa od UHD Graphics 770.

Architektura Arrow Lake-S

Intel opracował mikroarchitekturę Arrow Lake dla dwóch segmentów rynku: desktopów i laptopów. W projektowaniu postawiono na modularne podejście w postaci tzw. kafelków. Główną ideą jest to, że nie trzeba tworzyć jednego wielkiego monolitycznego układu. Można zatem rdzenie procesora i kartę graficzną stworzyć w najnowszym procesie technologicznym, a platformę wejścia/wyjścia i pozostałe komponenty zbudować na starszych generacjach.

Na płytce znajduje się pięć rodzajów kafelków, które są połączone ze sobą przy użyciu metody Foveros 3D. Oto poszczególne rodzaje bloków: Compute Tile, GPU Tile, SoC Tile, I/O Tile oraz Filler Tile.

Kafelek Compute Tile

Zacznę od kafelka zawierającego rdzenie P i E. Jest on zbudowany w 3 nm procesie technologicznym TSMC N3B. Rdzenie P nowszą nazwę kodową Lion Cove, natomiast rdzenie E to Skymont. Jak widać na rysunku, środkiem biegnie magistrala pierścieniowa, która rozdziela jednostki P oraz E, z czego te ostatnie są rozmieszczone w klastrach po 4 rdzenie. Do dyspozycji rdzeni oddano współdzieloną pamięć podręczną L3. Rozmieszczenie rdzeni nie jest przypadkowe, bo jak twierdzi Intel, ma to na celu zmniejszenie ilości wydzielanego ciepła w jednym miejscu w scenariuszach wymagających dużej mocy obliczeniowej. Prócz tego odległości pomiędzy rdzeniami P i E są tak dobrane, aby zminimalizować opóźnienia w wątkach, przerzucanych pomiędzy tymi rdzeniami.

Kafelek GPU Tile

Kafelek karty graficznej zawiera w sobie układ graficzny, zbudowany na architekturze Xe-LPG. Ciekawostką jest to, że jest to generacja starsza niż architektura Xe2 zasilająca zintegrowane iGPU w procesorach mobilnych Lunar Lake. W tym kafelku wykorzystano 5nm proces technologiczny TSMC N5P. Na pokładzie znajdziemy 4 bloki Xe z 64 Vector (512 SP), które współdzielą 4 MB pamięci podręcznej L2. Rdzenie nie zawierają jednostek XMX. Są wyposażone natomiast w 4 rdzeni Ray Tracing Unit, odpowiadające za śledzenie promieni. W obliczeniach AI, wydajność sięga 8 TOPS. Jest również obsługa biblioteki DirectX 12 Ultimate.

Ważnym komponentem połączonym z SoC Tile są Media Engine i Display Engine. Mamy pełną obsługę monitorów Full HD i Quad HD z odświeżaniem do 360 Hz włącznie. Podłączymy do 4 wyświetlaczy 4K, zgodnych z HDR. Dodano obsługę portów HDMI 2.1 oraz DisplayPort 2.1.

Dekodowanie umożliwia wykorzystanie rozdzielczości do 8K i 60 Hz, w połączeniu z HDR i 10-bitową głębią barw. Obsługiwane są kodeki VP9, AVC, HEVC i AV1.

Kodowanie odbywa się w rozdzielczości 8K i do 120 Hz, także z HDR i 10-bitową głębią kolorów. W kodowaniu wykorzystywane są kodeki, VP9, AVC, HEVC i AV1.

Kafelek SoC Tile

Kafelek został zbudowany w 6 nm procesie technologicznym TSMC N6.

Wbudowany kontroler pamięci DDR5 ma natywną obsługę modułów 6400 MT/s w trybie dwukanałowym. Na jeden moduł przypada 48 GB, natomiast maksymalna obsługiwana ilość wynosi 192 GB. Tzw. sweet spot wydajnościowy oscyluje przy 8000 MT/s. W

Wspierane jest do 20 linii PCI Express 5.0. 16 z nich przeznaczone jest dla karty graficznej, natomiast 4 dla złącza NVMe na dyski M.2.

Chipset ma również trzy ważne komponenty: Display Engine, the Media Acceleration engine i Display I/O.

Na koniec należy wspomnieć o jednostce NPU 3-generacji. Do dyspozycji oddano 2 silniki Neural Compute Engines, wyposażone we własną pamięć RAM oraz pamięć podręczną L2. Moc obliczeniowa układu wynosi 13 TOPS, co nie pozwala na otrzymanie certyfikatu Copilot+ PC (wymagane 40 TOPS).

Kafelek I/O Tile

Ten kafelek zawiera linie PCI Express 4.0 oraz zintegrowany kontroler Thunderbolt 4 o przepustowości 40 Gbps.

Kafelek Filler Tile

Jest to tzw. kafelek wypełniający, który ma umożliwić wypełnienie nieużywanej powierzchni na podstawce procesora.

Jak zbudowane są mikroarchitektury Lion Cove i Skymont, i jak wspomaga jest Intel Thread Director 3.0?

Mikroarchitektura Lion Cove

Jak wcześniej wspomniałem, rdzenie Performance umiejscowiono po obu stronach pierścienia danych. Każdy z rdzeni otrzymał 3 MB dedykowanej pamięci podręcznej L2. W przypadku pamięci podręcznej L3, rdzenie mogą współdzielić do 36 MB.

Wartym odnotowania jest fakt braku Hyper-Threadingu, czyli technologii wielowątkowości współbieżnej. Jest to zabieg celowy i ma na celu zmniejszenie rozmiaru rdzenia. Jednakowoż Intel doszedł do wniosku, że zwiększenie IPC, oszczędzania energii oraz rdzeni Efficient zastąpi HT. Intel deklaruje wzrost wydajności do 9% IPC, w stosunku do Raptor Cove.

Mikroarchitektura Skymont

Rdzenie Skymont to jedne z najlepiej rozwijających się mikroarchitektur. Intel deklaruje 32% wzrost IPC w stosunku do Raptor Lake-S, co jest ogromnym skokiem wydajnościowym. Zyskają na tym przede wszystkim aplikacje biurowe i multimedia, które będą głównie wykonywane na tych rdzeniach.

Rdzenie Skymont ułożone są w klastry po 4 sztuki w każdym i połączone są do pierścienia danych. Intel twierdzi, że zwiększył przepustowość pamięci podręcznej L2 dwukrotnie, w porównaniu do rdzeni Gracemont.

Intel Thread Director 3.0

Wraz z Arrow Lake Intel wprowadza trzecią generację Thread Director, swojego sprzętowego planisty, który umożliwia współpracę rdzeni P-Performance i E-Efficient, aby uzyskać maksymalną wydajność i efektywność w działających aplikacjach. Nowa wersja jest wyposażona w ulepszony mechanizm uczenia się, aby dokładnie zaplanować, który rdzeń ma być wykorzystywany do konkretnego zadania. Pojawiła się nowa telemetria wydajności dla rdzeni Performance, a także dokładniejszy model predykcji. Przykładem tego jest sposób wykonywania obliczeń. Wpierw uruchamiane są rdzenie Efficient, jeden lub więcej, a gdy wszystkie zostaną wykorzystane i potrzebna jest jeszcze większa moc, do akcji wkraczają rdzenie P i tam przekierowywane jest proces.